Категория:Verilog — различия между версиями

Материал из SRNS
Перейти к: навигация, поиск
 
Строка 1: Строка 1:
 +
[[File:processor_cpu_upgrade_installation_chip_robot_5633_1024x600.jpg|right|400px]]
 +
 
'''''Verilog HDL''''' ''(англ. Verilog Hardware Description Language)'' — это язык описания аппаратуры, используемый для описания и моделирования электронных систем.  
 
'''''Verilog HDL''''' ''(англ. Verilog Hardware Description Language)'' — это язык описания аппаратуры, используемый для описания и моделирования электронных систем.  
  

Текущая версия на 13:12, 25 сентября 2017

Processor cpu upgrade installation chip robot 5633 1024x600.jpg

Verilog HDL (англ. Verilog Hardware Description Language) — это язык описания аппаратуры, используемый для описания и моделирования электронных систем.

Verilog HDL, не следует путать с VHDL (конкурирующий язык), наиболее часто используется в проектировании, верификации и реализации (например, в виде СБИС) аналоговых, цифровых и смешанных электронных систем на различных уровнях абстракции.

Персональные инструменты
Пространства имён

Варианты
Действия
SRNS Wiki
Рабочие журналы
Приватный файлсервер
QNAP Сервер
Инструменты