Категория:Verilog — различия между версиями
Материал из SRNS
Dneprov D (обсуждение | вклад) (Новая страница: «'''''Verilog HDL''''' ''(англ. Verilog Hardware Description Language)'' — это язык описания аппаратуры, используемый д…») |
Dneprov D (обсуждение | вклад) |
||
| Строка 2: | Строка 2: | ||
Verilog HDL, не следует путать с VHDL (конкурирующий язык), наиболее часто используется в проектировании, верификации и реализации (например, в виде СБИС) аналоговых, цифровых и смешанных электронных систем на различных уровнях абстракции. | Verilog HDL, не следует путать с VHDL (конкурирующий язык), наиболее часто используется в проектировании, верификации и реализации (например, в виде СБИС) аналоговых, цифровых и смешанных электронных систем на различных уровнях абстракции. | ||
| + | |||
| + | |||
| + | [[Категория:Разработка]] | ||
Версия 14:53, 9 ноября 2016
Verilog HDL (англ. Verilog Hardware Description Language) — это язык описания аппаратуры, используемый для описания и моделирования электронных систем.
Verilog HDL, не следует путать с VHDL (конкурирующий язык), наиболее часто используется в проектировании, верификации и реализации (например, в виде СБИС) аналоговых, цифровых и смешанных электронных систем на различных уровнях абстракции.
Страницы в категории «Verilog»
Показано 9 страниц из 9.
0 |
0 (продолжение)1 |
1 (продолжение)2Д |
